首页/数据集/light_tight_integrated_pins_element_for_breadboard_brick_front_panel.FCStd

light_tight_integrated_pins_element_for_breadboard_brick_front_panel.FCStd

Mendeley Data2024-03-27 更新2024-06-29 收录

硬件设计

CAD建模

数据链接：

https://osnadata.ub.uni-osnabrueck.de/file.xhtml?persistentId=doi:10.26249/FK2/WOFNVD/LRQ0IN 数据链接链接失效反馈

官方服务：

资源简介：

:unav

应用场景：

创建时间：

2023-09-12

相关数据集

ahmedallam/RTL-Repo

硬件设计

代码生成

RTL-Repo是一个用于评估LLMs在大型复杂代码库中生成Verilog代码自动补全有效性的基准测试。它评估模型在理解和记忆整个Verilog代码库上下文的能力，并生成正确、相关、逻辑一致且符合编码规范和指南的新代码，同时了解项目中的所有组件和模块。这为模型在真实世界RTL设计场景中的表现提供了现实的评估。RTL-Repo包含来自GitHub仓库的4000多个代码样本，每个样本都包含整个Veri

Hugging Face2024-06-17 更新1060

Computational CellScope LED Dome Design Files

硬件设计

嵌入式系统

NOTE - Up-to-date versions of this work may be found at: https://github.com/Waller-Lab/CompCellScopeHardware and https://github.com/Waller-Lab/CompCellScopeAndroid ----- This file contains all design

DataCite Commons2020-09-04 更新100

SOC prediction results before logic optimization for 3 A-10.

电池管理系统

硬件设计

SOC prediction results before logic optimization for 3 A-10.

Figshare2025-03-11 更新70

bayonet_breadboard_brick_light_tight_integrated_pins_240mm.step

硬件设计

3D机械模型

:unav

DataCite Commons2023-10-10 更新110

OpenSCAD design for photometer case.